



存储专题

01 地址映射与字段划分

2018年44题

2021年44题

02 Cache命中率与数组访问优化

2010年44题

2020年44题

03 Cache访问过程 (命中/缺失处理)

2020年44题

04 虚拟地址、页表、TLB综合转换

2011年44题

05 缺页异常与页面数量计算

2025年43题

06 Cache性能分析 (AMAT)

2013年43题



题型1 地址映射与字段划分

已知

- 主存地址位数
- cache容量
- cache行大小（主存块大小）
- cache映射方式
- 路数

要求

1. 划分主存地址字段
2. 求cache行号/组号
3. 求tag、有效位、修改位、LRU位等

已知

- 虚拟地址位数
- 物理地址位数（主存地址位数）
- 页面大小
- TLB容量、映射方式
- 路数

要求

1. 划分虚拟地址字段
2. 划分物理地址字段
3. 求TLB组号/tag
4. 地址转换（VA到PA）



题型1 地址映射与字段划分

cache部分

1 块大小→块内地址位数

cache块/主存块为64B

按字节编址

→块内地址为 $\log_2(\frac{64B}{1B})=6$ 位

2 cache总行数

$$\text{cache总行数} = \frac{\text{cache数据区容量}}{\text{块大小}}$$

3 cache组数

$$\text{cache组数} = \frac{\text{cache总行数}}{\text{路数}}$$

4 cache行号/组号位数


行号位数 = $\log_2(\text{cache总行数})$

组号位数 = $\log_2(\text{cache组数})$

5 tag位数

先计算出其它字段位数
剩余位数即为tag位数

题型1 地址映射与字段划分





题型1 地址映射与字段划分

虚拟存储部分

6 页面大小→页内地址位数

页面大小为64KB

按字节编址

→页内地址为 $\log_2(\frac{64KB}{1B})=16$ 位

7 实页号（页框号）位数

先计算出页内地址字段字段位数
主存地址的剩余位数即为实页号位数

8 虚页号位数

先计算出页内地址字段字段位数
虚拟地址的剩余位数即为实页号位数

9 TLB组号位数

$$\text{TLB组号位数} = \log_2\left(\frac{\text{TLB总表项数}}{\text{路数}}\right)$$

10 TLB tag

先计算出TLB组号字段字段位数
虚页号的剩余位数即为TLB tag位数



题型1 地址映射与字段划分

主存地址/虚拟地址的字段划分

所有地址字段划分，本质都只有两步：

①先定位哪个存储对象

大定位+小定位

②再定位对象内部哪个单元

面向主存单元

主存块号+块内地址

主存块号用于定位主存块

定位主存块后，用块内地址定位块中的存储单元

面向cache

tag(+index)+offset

如果采用直接映射，index为cache行号

如果采用组相联，index为cache组号

如果采用全相联，则没有index字段

面向虚拟存储

实页号（页框号）+页内地址

实页号用于定位页框

定位页框后，用页内地址定位页中的存储单元

虚页号+页内地址

虚页号用于定位虚页

定位虚页后，用页内地址定位页中的存储单元

地址本身没有意义，意义来自硬件怎么解释它



题型1 地址映射与字段划分

主存地址 / 虚拟地址的字段划分

主存地址
(以直接映射为例)

tag

cache行号

块内地址

这是主存地址面对不同问题时，不同的字段划分

主存地址

实页号

页内地址

虚拟地址

虚页号

页内地址



题型1 地址映射与字段划分

主存地址/虚拟地址的字段划分

主存地址
(以直接映射为例)

tag

cache行号

块内地址

这是主存地址面对不同问题时，不同的字段划分

主存地址

实页号

页内地址

主存地址和虚拟地址的页内地址字段完全相同

虚拟地址

虚页号

页内地址



题型1 地址映射与字段划分

主

有些题目会设置【页内地址】=【cache行号】+【块内地址】的位数
所以即使不知道主存地址，也可以凭虚拟地址算出【cache行号】和【块内地址】

主存地址
(以直接映射为例)

tag

cache行号

块内地址

主存地址

先忽略前面的字段

页内地址

虚拟地址

先忽略前面的字段

页内地址

主存地址和虚拟地址的页内地址字段完全相同

这是主存地址面对不同问题时，不同的字段划分



题型1 地址映射与字段划分

2021 年第 44 题

(原题)

假设计算机 M 的主存地址为24位，按字节编址；采用分页存储管理方式，虚拟地址为30位，页大小为4KB；TLB 采用2路组相联方式和 LRU 替换策略，共8组。请回答下列问题。

1. 虚拟地址中哪几位表示虚页号？哪几位表示页内地址？
2. 已知访问 TLB 时虚页号高位部分用作 TLB 标记，低位部分用作 TLB 组号，M 的虚拟地址中哪几位是 TLB 标记？哪几位是 TLB 组号？




题型1 地址映射与字段划分

2018 年第 44 题

(原题)

某计算机采用页式虚拟存储管理方式，按字节编址。CPU进行存储访问的过程如题44图所示。根据题44图回答下列问题。

1. 主存物理地址占多少位？
2. TLB采用什么映射方式？TLB是用SRAM还是DRAM实现？
3. Cache采用什么映射方式？若Cache采用LRU替换算法和回写(Write Back)策略，则Cache每行中除数据(Data)、Tag和有效位，还应有哪些附加位？Cache的总容量是多少？Cache中有效位的作用是什么？
4. 若CPU给出的虚拟地址为0008 C040H，则对应的物理地址是多少？是否在Cache中命中？说明理由。若CPU给出的虚拟地址为0007 C260H，则该地址所在主存块映射到的Cache组号是多少？



地址占多少位？

什么映射方式？TLB是用SRAM还是用DRAM实现？

2018 年第 44 题

(原题)

某计算机采用页式虚拟存储管理方式，按字节编址。CPU进行存储访问的过程如题44图所示。根据题44图回答下列问题。

- 主存物理地址占多少位？
- TLB采用什么映射方式？TLB是用SRAM还是DRAM实现？
- Cache采用什么映射方式？若Cache采用LRU替换算法和回写(Write Back)策略，则Cache每行中除数据(Data)、Tag和有效位，还应有哪些附加位？Cache的总容量是多少？Cache中有效位的作用是什么？
- 若CPU给出的虚拟地址为0008 C040H，则对应的物理地址是多少？是否在Cache中命中？说明理由。若CPU给出的虚拟地址为0007 C260H，则该地址所在主存块映射到的Cache组号是多少？



题型2 Cache命中率与数组访问优化

step1

- 先确定访问粒度

访问对象是数组？指令？随机地址？

step3

- 找访问规律

连续访问→空间局部性→高命中
跳跃访问→空间局部性差→低命中

step2

- 计算cache块包含多少元素

块大小/数据大小

step4

- 考虑特殊情况

cache总容量：装不下会发生替换
映射方式：直接映射可能冲突，组相连减少冲突
初始状态：cache初始为空，第一次一定miss



题型2 Cache命中率与数组访问优化 2010-44

44. (12分) 某计算机的主存地址空间大小为 256MB, 按字节编址。指令 Cache 和数据 Cache 分离, 均有 8 个 Cache 行, 每个 Cache 行大小为 64B, 数据 Cache 采用直接映射方式。现有两个功能相同的程序 A 和 B, 其伪代码如下:

```
程序 A:  
int a[256][256]  
.....  
int sum_array1()  
{  
    int i,j,sum=0;  
    for(i=0;i<256;i++)  
        for(j=0;j<256;j++)  
            sum+=a[i][j];  
    return sum;  
}
```

```
程序 B:  
int a[256][256]  
.....  
int sum_array2()  
{  
    int i,j,sum=0;  
    for(j=0;j<256;j++)  
        for(i=0;i<256;i++)  
            sum+=a[i][j];  
    return sum;  
}
```

假定 int 类型数据用 32 位补码表示, 程序编译时 i、j、sum 均分配在寄存器中, 数组 a 按行优先方式存放, 其首地址为 320 (十进制数)。请回答下列问题, 要求说明理由或给出计算过程。

3) 程序 A 和 B 的数据访问命中率各是多少? 哪个程序的执行时间更短?

1. 确定访问粒度
2. 计算cache块包含多少元素
3. 找访问规律
4. 考虑特殊情况

c语言数组默认按行存储, 因此行访问利用空间局部性, 列访问破坏空间局部性



题型2 Cache命中率与数组访问优化 2020-44

假定主存地址为 32 位，按字节编址，指令 Cache 和数据 Cache 与主存之间均采用 8 路组相联映射方式、直写（Write Through）写策略和 LRU 替换算法，主存块大小为 64B，数据区容量各为 32KB，开始时 Cache 均为空。

相关小问

2. 有如下 C 语言程序段：

```
for(k=0; k<1024; k++)  
    s[k] = 2*s[k];
```

若数组 `s` 及其变量 `k` 均为 `int` 型，`int` 型数据占 4B，变量 `k` 分配在寄存器中，数组 `s` 在主存中的起始地址为 `0080 00C0H`，则该程序段执行过程中，访问数组 `s` 的数据 Cache 缺失次数为多少？

1. 确定访问粒度
2. 计算cache块包含多少元素
3. 找访问规律
4. 考虑特殊情况



②地址怎么解释？

地址按顺序增加时，影响**从低位传递到高位**

面向主存单元

主存块号+块内地址

主存块号用于定位主存块

定位主存块后，用块内地址定位块中的存储单元

地址一定是从全0增加到全1，每次末位+1
无论是什么地址都是这个规律

主存块号

00 0000

块内地址

0000


假设主存一共有64个主存块
每个主存块有16个存储单元
按字节编址

地址一定是从全0增加到全1，每次末位+1
无论是什么地址都是这个规律

当下地址是0号主存块的块内0号字节

主存块号	块内地址
00 0000	0000

假设主存一共有64个主存块
每个主存块有16个存储单元
按字节编址




地址一定是从全0增加到全1，每次末位+1
无论是什么地址都是这个规律

当下地址是0号主存块的块内0号字节

主存块号	块内地址
00 0000	0000

随着地址增加
会锁定块内的不同字节

假设主存一共有64个主存块
每个主存块有16个存储单元
按字节编址




地址一定是从全0增加到全1，每次末位+1
无论是什么地址都是这个规律

当下地址是0号主存块的块内0号字节

主存块号	块内地址
00 0000	0000

随着地址增加
会锁定块内的不同字节

假设主存一共有64个主存块
每个主存块有16个存储单元
按字节编址




地址一定是从全0增加到全1，每次末位+1
无论是什么地址都是这个规律

当下地址是0号主存块的块内0号字节

主存块号	块内地址
00 0000	0010

随着地址增加
会锁定块内的不同字节

假设主存一共有64个主存块
每个主存块有16个存储单元
按字节编址




地址一定是从全0增加到全1，每次末位+1
无论是什么地址都是这个规律

当下地址是0号主存块的块内0号字节

主存块号	块内地址
00 0000	0011

随着地址增加
会锁定块内的不同字节

假设主存一共有64个主存块
每个主存块有16个存储单元
按字节编址




地址一定是从全0增加到全1，每次末位+1
无论是什么地址都是这个规律

当下地址是0号主存块的块内0号字节

主存块号	块内地址
00 0000	00001

随着地址增加
会锁定块内的不同字节

假设主存一共有64个主存块
每个主存块有16个存储单元
按字节编址




地址一定是从全0增加到全1，每次末位+1
无论是什么地址都是这个规律

当下地址是0号主存块的块内0号字节

主存块号	块内地址
00 0000	1111

随着地址增加
会锁定块内的不同字节

假设主存一共有64个主存块
每个主存块有16个存储单元
按字节编址



地址一定是从全0增加到全1，每次末位+1
无论是什么地址都是这个规律


当下地址是0号主存块的块内0号字节

主存块号	块内地址
00 0000	0000

块内地址到达1111
再次+1就会加到主存块号
块内的数据也恰好到了最后一个

随着地址增加
会锁定块内的不同字节

假设主存一共有64个主存块
每个主存块有16个存储单元
按字节编址



地址一定是从全0增加到全1，每次末位+1
无论是什么地址都是这个规律


当下地址是0号主存块的块内0号字节

主存块号	块内地址
00 0001	0000

块内地址到达1111
再次+1就会加到主存块号
块内的数据也恰好到了最后一个

随着地址增加
会锁定块内的不同字节

假设主存一共有64个主存块
每个主存块有16个存储单元
按字节编址





②地址怎么解释？

地址按顺序增加时，影响从低位传递到高位

面向cache

tag(+index)+offset

如果采用直接映射，index为cache行号

如果采用组相联，index为cache组号

如果采用全相联，则没有index字段

tag

cache组号

行内地址



②地址怎么解释?

地址按顺序增加时, 影响从低位传递到高位

面向cache


tag(+index)+offset

如果采用直接映射, index为cache行号

如果采用组相联, index为cache组号

如果采用全相联, 则没有index字段

同理, 面向cache时
行内地址增满后
再向高位的cache组号&tag传递影响





②地址怎么解释?

地址按顺序增加时, 影响从低位传递到高位

面向cache

tag(+index)+offset


如果采用直接映射, index为cache行号

如果采用组相联, index为cache组号

如果采用全相联, 则没有index字段



同理, 面向cache时
行内地址增满后
再向高位的cache组号&tag传递影响





②地址怎么解释?

地址按顺序增加时, 影响从低位传递到高位

面向cache

tag(+index)+offset


如果采用直接映射, index为cache行号

如果采用组相联, index为cache组号

如果采用全相联, 则没有index字段



同理, 面向cache时
行内地址增满后
再向高位的cache组号&tag传递影响





题型2 Cache命中率与数组访问优化 2020-44

假定主存地址为 32 位，按字节编址，指令 Cache 和数据 Cache 与主存之间均采用 8 路组相联映射方式、直写（Write Through）写策略和 LRU 替换算法，主存块大小为 64B，数据区容量各为 32KB，开始时 Cache 均为空。

相关小问

2. 有如下 C 语言程序段：

```
for(k=0; k<1024; k++)  
    s[k] = 2*s[k];
```

若数组 `s` 及其变量 `k` 均为 `int` 型，`int` 型数据占 4B，变量 `k` 分配在寄存器中，数组 `s` 在主存中的起始地址为 `0080 00C0H`，则该程序段执行过程中，访问数组 `s` 的数据 Cache 缺失次数为多少？

1. 确定访问粒度
2. 计算cache块包含多少元素
3. 找访问规律
4. 考虑特殊情况



题型2 Cache命中率与数组访问优化 2023-43

某机器字长为 32 位的计算机 M，采用请求分页存储管理。虚拟地址 32 位，页面大小为 4KB，Cache 采用 4 路组相联映射，内容块大小为 32B，Cache 数据区大小为 8KB。C 语言数组为：

```
int a[24][64];
```

数组 `a` 按行优先存储，数组的起始虚拟地址为 `0042 2000H`，数组 `a` 的数据初始未调入内存，按如下方式访问数组 `a`：

```
for (int i=0; i<24; i++)
    for (int j=0; j<64; j++)
        a[i][j]=10;
```

相关小问


4. 数组 `a` 总共占多少块？访问 `a` 的 Cache 命中率是多少？若采用下方方式访问数组 `a`，则命中率又是多少？

```
for (int j=0; j<64; j++)
    for (int i=0; i<24; i++)
        a[i][j]=10;
```

1. 确定访问粒度
2. 计算cache块包含多少元素
3. 找访问规律
4. 考虑特殊情况



题型3 Cache访问过程（命中/缺失处理）





题型3 Cache访问过程（命中/缺失处理）

2020 年第 44 题

（原题）

假定主存地址为32位，按字节编址，指令 Cache 和数据 Cache 与主存之间均采用8路组相联映射方式、直写（Write Through）写策略和 LRU 替换算法，主存块大小为64B，数据区容量各为32KB，开始时 Cache 均为空。请回答下列问题：

1. Cache 每一行中标记（Tag）、LRU 位各占几位？是否有修改位？
2. 有如下 C 语言程序段：

```
for(k=0; k<1024; k++)  
    s[k] = 2*s[k];
```

若数组 s 及其变量 k 均为 int 型，int 型数据占4B，变量 k 分配在寄存器中，数组 s 在主存中的起始地址为0080 00C0H，则该程序段执行过程中，访问数组 s 的数据 Cache 缺失次数为多少？

3. 若 CPU 最先开始的访问操作是读取主存单元 0001 0003H 中的指令，简要说明从 Cache 中访问该指令的过程，包括 Cache 缺失处理过程。



题型4 虚拟地址、页表、TLB综合转换

考察

- 页表查询
- TLB查询
- 地址转换



题型4 虚拟地址、页表、TLB综合转换

考察

- 页表查询
- TLB查询
- 地址转换




图 7.44 CPU 访存过程



题型4 虚拟地址、页表、TLB综合转换

考察

- 页表查询
- TLB查询
- 地址转换




图 7.44 CPU 访存过程




图 7.43 TLB 和 cache 的访问过程



题型4 虚拟地址、页表、TLB综合转换

考察

- 页表查询
- TLB查询
- 地址转换

表 7.1 TLB、page、cache 的 3 种缺失组合

序号	TLB	page	cache	说 明
1	hit	hit	hit	可能,TLB 命中则页一定命中,信息在主存,就可能在 cache 中
2	hit	hit	miss	可能,TLB 命中则页一定命中,信息在主存,但可能不在 cache 中
3	miss	hit	hit	可能,TLB 缺失但页可能命中,信息在主存,就可能在 cache 中
4	miss	hit	miss	可能,TLB 缺失但页可能命中,信息在主存,但可能不在 cache 中
5	miss	miss	miss	可能,TLB 缺失,则页也可能缺失,信息不在主存,一定也不在 cache
6	hit	miss	miss	不可能,页缺失,说明信息不在主存,TLB 中一定没有该页表项
7	hit	miss	hit	不可能,页缺失,说明信息不在主存,TLB 中一定没有该页表项
8	miss	miss	hit	不可能,页缺失,说明信息不在主存,cache 中一定也没有该信息

题型4 虚拟地址、页表、TLB综合转换

2011 年第 44 题

某计算机存储器按字节编址，虚拟地址空间大小为 16MB，主存地址空间大小为 1MB，页面大小为 4KB。Cache 采用直接映射方式，共 8 行，主存与 Cache 之间交换的块大小为 32B。

系统运行到某一时刻时，页表的部分内容和 Cache 的部分内容已给出。图中页框号及标记字段均为十六进制。

请回答：

- 虚拟地址共有几位，哪几位表示虚页号？物理地址共有几位，哪几位表示页框号？
- 使用物理地址访问 Cache 时，物理地址应划分成哪几个字段？说明每个字段的位数及在物理地址中的位置。
- 虚拟地址 `001C60H` 所在页面是否在主存中？若在主存中，则该虚拟地址对应的物理地址是什么？访问该地址时是否 Cache 命中？说明理由。
- 假定为该机配置一个四路组相联 TLB，共可存放 8 个页表项。若当前 TLB 内容如题图所示，则此时虚拟地址 `024BACH` 所在页面是否在主存中？说明理由。

虚页号	有效位	页框号	...
0	1	06	...
1	1	04	...
2	1	15	...
3	1	02	...
4	0	—	...
5	1	2B	...
6	0	—	...
7	1	32	...

题 44-a 图 页表的部分内容

行号	有效位	标记	...
0	1	020	...
1	0	—	...
2	1	01D	...
3	1	105	...
4	1	064	...
5	1	14D	...
6	0	—	...
7	1	27A	...

题 44-b 图 Cache 的部分内容

组号	有效位	标记	页框号	有效位	标记	页框号	有效位	标记	页框号	有效位	标记	页框号
0	0	—	—	1	001	15	0	—	—	1	012	1F
1	1	013	2D	0	—	—	1	008	7E	0	—	—

题 44-c 图 TLB 的部分内容



题型5 缺页异常与页面数量计算

2025 年第 43 题

计算机 M 字长为32位，按字节编址，数据 Cache 的数据区大小为32KB，采用8路组相联，主存块大小为64B，Cache 命中时间为2个时钟周期，缺失损失为200个时钟周期。M 采用页式虚拟存储，页大小为4KB。数组 `d` 的起始地址为 `01800020H`。


请回答下列问题：

- 主存地址中的 Cache 组号、块内地址分别占几位？虚拟地址 VA 中哪些位可以作为 Cache 索引？
- `d[100]` 的虚拟地址是多少？`d[100]` 所在主存块对应的 Cache 组号是多少？
- 设代码已经在 Cache 中，`i`、`x` 已装入内存但不在 Cache 中，则 `d[0]` 在其主存块内的偏移量是多少？执行下面 `for` 循环的过程中，访问 `d` 的 Cache 缺失率和数组元素的平均访问时间分别是多少？缺失率用百分比表示，保留两位小数。
- `d` 分布在几个页中？若代码已在主存，`d` 不在主存，则执行 `for` 循环的过程中，访问 `d` 所引起的缺页次数是多少？

```
int x, d[2048], i;
for (i = 0; i < 2048; i++)
    d[i] = d[i] / x;
```



题型6 Cache性能分析 (AMAT)





题型6 Cache性能分析 (AMAT)

AMAT

CPU在cache-主存的平均访问时间 T_a 为

$$p * T_c + (1-p) * (T_m + T_c)$$

或

$$T_c + (1-p) * T_m$$

T_c 为cache命中时的访问时间开销

T_m 为主存的访问时间开销



题型6 Cache性能分析 (AMAT)

AMAT

CPU在cache-主存的平均访问时间 T_a 为

$$p * T_c + (1-p) * (T_m + T_c)$$

或

$$T_c + (1-p) * T_m$$

2013 年第 43 题

某 32 位计算机，CPU 主频为 800MHz，Cache 命中时的 CPI 为 4，Cache 块大小为 32 字节。主存采用 8 体交叉存储方式，每个体的存储字长为 32 位，存储周期为 40ns；存储器总线宽度为 32 位，总线时钟频率为 200MHz，支持突发传送总线事务。

每次读突发传送总线事务包括：送首地址和命令、存储器准备数据、传送数据。每次突发传送 32 字节，传送地址或 32 位数据均需要一个总线时钟周期。

请回答：

1. CPU 和总线的时钟周期各为多少？总线带宽是多少？
2. Cache 缺失时，需要用几个读突发传送总线事务来完成一个主存块的读取？
3. 存储器总线完成一次读突发传送总线事务所需的时间是多少？
4. 若程序 BP 执行过程中共执行 100 条指令，平均每条指令需要进行 1.2 次访存，Cache 缺失率为 5%，不考虑替换等开销，则 BP 的 CPU 执行时间是多少？



题型6 Cache性能分析 (AMAT)

AMAT

CPU在cache-主存的平均访问时间 T_a 为

$$p * T_c + (1-p) * (T_m + T_c)$$

或

$$T_c + (1-p) * T_m$$

2025 年第 43 题

计算机 M 字长为32位，按字节编址，数据 Cache 的数据区大小为32KB，采用8路组相联，主存块大小为64B，Cache 命中时间为2个时钟周期，缺失损失为200个时钟周期。M 采用页式虚拟存储，页大小为4KB。数组 `d` 的起始地址为 `01800020H`。

请回答下列问题：

1. 主存地址中的 Cache 组号、块内地址分别占几位？虚拟地址 VA 中哪些位可以作为 Cache 索引？
2. `d[100]` 的虚拟地址是多少？`d[100]` 所在主存块对应的 Cache 组号是多少？
3. 设代码已经在 Cache 中，`i`、`x` 已装入内存但不在 Cache 中，则 `d[0]` 在其主存块内的偏移量是多少？执行下面 `for` 循环的过程中，访问 `d` 的 Cache 缺失率和数组元素的平均访问时间分别是多少？缺失率用百分比表示，保留两位小数。
4. `d` 分布在几个页中？若代码已在主存，`d` 不在主存，则执行 `for` 循环的过程中，访问 `d` 所引起的缺页次数是多少？

```
int x, d[2048], i;
for (i = 0; i < 2048; i++)
    d[i] = d[i] / x;
```



存储专题

祝大家今天特别特别开心～！